回路図エディタ
出典: くみこみックス
版間での差分
| （間の 3 版分が非表示です） | |||
| 7 行 | 7 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
| 15 行 | 15 行 | ||
* [[VHDL]] | * [[VHDL]] | ||
| - | [[Category:組み込み技術全般]] [[Category:LSI]] | + | [[Category:組み込み技術全般|カイロスエティタ]] [[Category:LSI|カイロスエティタ]] |
最新版
回路図エディタ【Schematic Capture】
論理回路図を入力するためのEDAツール．
回路図エディタは，以下のような機能を備えている．すなわち，他のツールとのインターフェースを保てる標準的なシンボル・ライブラリ，新規シンボルを作成・編集するための機能，階層間の図面を参照できるトラバース機能，EDIFやVHDLなどの標準フォーマットに対応した回路接続情報（ネットリスト）の出力機能，電気的な接続チェック（ERC）の機能である．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
