エピタキシャル・ウェハ
出典: くみこみックス
版間での差分
M (1 版) |
M (1 版) |
||
| （間の 1 版分が非表示です） | |||
| 6 行 | 6 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
最新版
エピタキシャル・ウェハ【Epitaxial Wafer】
シリコン基板などの単結晶表面に，異なる比抵抗をもつ単結晶層をエピタキシャル成長させたウェハ．MOSFETのリーク電流を極力抑えなければならない64Mビット以降のDRAMなどに使用されている．リーク電流を少なくするためには，結晶欠陥をできるだけ除去することが重要である．MOSFETが構成される半導体基板表面の結晶性は，より完全なものが要求される．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
