CPLD

出典: くみこみックス

版間での差分
最新版 (2009年2月21日 (土) 12:00) (ソースを表示)
 
2 行 2 行
 SPLDを大規模化したプログラマブル・デバイスをCPLDと呼びます('''表''').従来のCPLDの内部には複数のマクロセルとI/Oブロックが搭載されており,これらをプログラムすることができます.マクロセルはプロダクト・ターム(AND-ORアレイによる任意の論理回路を実現するブロック)とフリップフロップから構成されており,任意の論理式を実現できます.Altera社のMAX II CPLDはルックアップ・テーブル(LUT)方式を採用し,LUTで論理式を実現します.I/Oブロックは入出力ピンの制御を行います.CPLDは不揮発性のデバイスで,FPGAのように電源投入時にコンフィグレーションを行う必要がありません.
 SPLDを大規模化したプログラマブル・デバイスをCPLDと呼びます('''表''').従来のCPLDの内部には複数のマクロセルとI/Oブロックが搭載されており,これらをプログラムすることができます.マクロセルはプロダクト・ターム(AND-ORアレイによる任意の論理回路を実現するブロック)とフリップフロップから構成されており,任意の論理式を実現できます.Altera社のMAX II CPLDはルックアップ・テーブル(LUT)方式を採用し,LUTで論理式を実現します.I/Oブロックは入出力ピンの制御を行います.CPLDは不揮発性のデバイスで,FPGAのように電源投入時にコンフィグレーションを行う必要がありません.
-
<br>
 
-
<br>
 
-
【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.
 
-
<!-- 【著作権者】○○ ○○氏 -->
 
<br>
<br>
<br>
<br>
11 行 7 行
'''表 プログラマブル・デバイスの比較'''<br>
'''表 プログラマブル・デバイスの比較'''<br>
[[画像:fpga_t3.jpg|500px]]<br>
[[画像:fpga_t3.jpg|500px]]<br>
 +
 +
<br>
 +
<br>
 +
【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.
 +
<!-- 【著作権者】○○ ○○氏 -->
[[Category:組み込み技術全般]] [[Category:FPGA]]
[[Category:組み込み技術全般]] [[Category:FPGA]]

最新版

CPLD 【Complex Programmable Logic Device】

 SPLDを大規模化したプログラマブル・デバイスをCPLDと呼びます().従来のCPLDの内部には複数のマクロセルとI/Oブロックが搭載されており,これらをプログラムすることができます.マクロセルはプロダクト・ターム(AND-ORアレイによる任意の論理回路を実現するブロック)とフリップフロップから構成されており,任意の論理式を実現できます.Altera社のMAX II CPLDはルックアップ・テーブル(LUT)方式を採用し,LUTで論理式を実現します.I/Oブロックは入出力ピンの制御を行います.CPLDは不揮発性のデバイスで,FPGAのように電源投入時にコンフィグレーションを行う必要がありません.


表 プログラマブル・デバイスの比較



【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.

表示