DDR/DDR2/DDR3 SDRAM

出典: くみこみックス

2009年2月2日 (月) 06:53の版 (ソースを表示) Worker (会話 | 投稿記録) ←前の差分		最新版 (2009年2月21日 (土) 12:00) (ソースを表示) S hira (会話 | 投稿記録)
（間の 1 版分が非表示です）
5 行		5 行
	<br>		<br>
	<br>		<br>
-	【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
-	<!-- 【著作権者】○○ ○○氏 -->
	<br>		<br>
		+	'''表　DDR SDRAM の概要'''<br>
		+	[[画像:fpga_t5.jpg|600px]]<br>
		+
	<br>		<br>
	<br>		<br>
-	[[画像:fpga_t5.jpg|600px]]<br>	+	【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
		+	<!-- 【著作権者】○○ ○○氏 -->
	[[Category:組み込み技術全般]] [[Category:FPGA]]		[[Category:組み込み技術全般]] [[Category:FPGA]]

---

最新版

DDR/DDR2/DDR3 SDRAM 【Double-Data-Rate/Double-Data-Rate2/Double-Data-Rate3 Synchronous Dynamic Random Access Memory】

　データ入出力インターフェースの転送方式を工夫して高速化した同期式DRAMです．クロックの立ち上がりエッジと立ち下がりエッジの両方でデータをラッチすることにより，クロック周波数の倍のデータ転送レートを実現しています．実装技術の進歩に伴い，データ転送性能を引き上げる目的で，DDR，DDR2，DDR3と規格がアップグレードされています（表）．


表　DDR SDRAM の概要

【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．