マクロセル
出典: くみこみックス
版間での差分
| （間の 1 版分が非表示です） | |||
| 2 行 | 2 行 | ||
一般には，複数の基本回路のセルを組み合わせて構成した規模の大きいセルをマクロセルと呼びます．従来のCPLDの場合は，それを構成する基本論理ブロックをマクロセルと呼んでいます．CPLDのマクロセルはプログラマブルなANDと固定ORの論理アレイ，およびコンフィグレーション可能なレジスタを備えています（'''図'''）．論理アレイは，ANDとORを組み合わせて論理回路を構成します．レジスタについては，クロックやクロック・イネーブル，プリセット，クリアを個別に設定できます．マクロセルの構成はPLD開発ツールが自動的に設定するため，ユーザがマクロセルの構造を意識する必要はありません．Altera社のMAX II CPLDはマクロセルではなく，LUT方式を採用しています． | 一般には，複数の基本回路のセルを組み合わせて構成した規模の大きいセルをマクロセルと呼びます．従来のCPLDの場合は，それを構成する基本論理ブロックをマクロセルと呼んでいます．CPLDのマクロセルはプログラマブルなANDと固定ORの論理アレイ，およびコンフィグレーション可能なレジスタを備えています（'''図'''）．論理アレイは，ANDとORを組み合わせて論理回路を構成します．レジスタについては，クロックやクロック・イネーブル，プリセット，クリアを個別に設定できます．マクロセルの構成はPLD開発ツールが自動的に設定するため，ユーザがマクロセルの構造を意識する必要はありません．Altera社のMAX II CPLDはマクロセルではなく，LUT方式を採用しています． | ||
| - | |||
| - | |||
| - | |||
| - | |||
<br> | <br> | ||
<br> | <br> | ||
| 15 行 | 11 行 | ||
</center> | </center> | ||
| - | [[Category:組み込み技術全般|マクロセル]] [[Category:FPGA|マクロセル]] | + | <br> |
| + | <br> | ||
| + | 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | ||
| + | <!-- 【著作権者】○○ ○○氏 --> | ||
| + | ---- | ||
| + | いくつかのセルの機能を統合し，より高機能化・大規模化した回路ブロック． | ||
| + | <br> | ||
| + | <br> | ||
| + | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| + | <!-- 【著作権者】西久保 靖彦氏 --> | ||
| + | <br> | ||
| + | <br> | ||
| + | == 関連項目 == | ||
| + | * [[メガセル]] | ||
| + | * [[IP]] | ||
| + | |||
| + | [[Category:組み込み技術全般|マクロセル]] [[Category:FPGA|マクロセル]] [[Category:LSI]] | ||
最新版
マクロセル 【Macrocell】
一般には，複数の基本回路のセルを組み合わせて構成した規模の大きいセルをマクロセルと呼びます．従来のCPLDの場合は，それを構成する基本論理ブロックをマクロセルと呼んでいます．CPLDのマクロセルはプログラマブルなANDと固定ORの論理アレイ，およびコンフィグレーション可能なレジスタを備えています（図）．論理アレイは，ANDとORを組み合わせて論理回路を構成します．レジスタについては，クロックやクロック・イネーブル，プリセット，クリアを個別に設定できます．マクロセルの構成はPLD開発ツールが自動的に設定するため，ユーザがマクロセルの構造を意識する必要はありません．Altera社のMAX II CPLDはマクロセルではなく，LUT方式を採用しています．
図 マルロセルの構成例(MAX 3000A)
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
いくつかのセルの機能を統合し，より高機能化・大規模化した回路ブロック．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
