クロック・エッジ
出典: くみこみックス
版間での差分
| 2 行 | 2 行 | ||
クロック信号が“L”レベルから“H”レベル（もしくは“H”レベルから“L”レベル）へ遷移する部分をクロック・エッジといいます（'''図'''）．クロックの立ち上がりエッジとは，“L”レベルから“H”レベルへ遷移する部分，クロックの立ち下がりエッジは“H”レベルから“L”レベルへ遷移する部分のことです．同期式ディジタル回路で使用されるフリップフロップでは，クロックの立ち上がりエッジ時のデータが記録されます．また，DDRメモリなどはクロックの立ち上がりエッジと立ち下がりエッジの両方使ってメモリ・アクセスを行います． | クロック信号が“L”レベルから“H”レベル（もしくは“H”レベルから“L”レベル）へ遷移する部分をクロック・エッジといいます（'''図'''）．クロックの立ち上がりエッジとは，“L”レベルから“H”レベルへ遷移する部分，クロックの立ち下がりエッジは“H”レベルから“L”レベルへ遷移する部分のことです．同期式ディジタル回路で使用されるフリップフロップでは，クロックの立ち上がりエッジ時のデータが記録されます．また，DDRメモリなどはクロックの立ち上がりエッジと立ち下がりエッジの両方使ってメモリ・アクセスを行います． | ||
| - | |||
| - | |||
| - | |||
| - | |||
<br> | <br> | ||
<br> | <br> | ||
| 14 行 | 10 行 | ||
'''図 クロック・エッジ''' | '''図 クロック・エッジ''' | ||
</center> | </center> | ||
| + | |||
| + | <br> | ||
| + | <br> | ||
| + | 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | ||
| + | <!-- 【著作権者】○○ ○○氏 --> | ||
[[Category:組み込み技術全般|クロックエッシ]] [[Category:FPGA|クロックエッシ]] | [[Category:組み込み技術全般|クロックエッシ]] [[Category:FPGA|クロックエッシ]] | ||
最新版
クロック・エッジ 【Clock Edge】
クロック信号が“L”レベルから“H”レベル（もしくは“H”レベルから“L”レベル）へ遷移する部分をクロック・エッジといいます（図）．クロックの立ち上がりエッジとは，“L”レベルから“H”レベルへ遷移する部分，クロックの立ち下がりエッジは“H”レベルから“L”レベルへ遷移する部分のことです．同期式ディジタル回路で使用されるフリップフロップでは，クロックの立ち上がりエッジ時のデータが記録されます．また，DDRメモリなどはクロックの立ち上がりエッジと立ち下がりエッジの両方使ってメモリ・アクセスを行います．
図 クロック・エッジ
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
