クロック/データ・リカバリ
出典: くみこみックス
版間での差分
| 2 行 | 2 行 | ||
クロック/データ・リカバリとは，受信側でデータ信号のエッジ（信号遷移）を検出し，内部のリファレンス・クロックの位相を調整することで，クロックやデータのタイミング情報を再生することをいいます（'''図'''）．位相を調整することで，受信データやクロックの間のスキューを少なくすることができます． | クロック/データ・リカバリとは，受信側でデータ信号のエッジ（信号遷移）を検出し，内部のリファレンス・クロックの位相を調整することで，クロックやデータのタイミング情報を再生することをいいます（'''図'''）．位相を調整することで，受信データやクロックの間のスキューを少なくすることができます． | ||
| - | |||
| - | |||
| - | |||
| - | |||
<br> | <br> | ||
<br> | <br> | ||
| 14 行 | 10 行 | ||
'''図 クロック/データ・リカバリ・ユニットの構成例''' | '''図 クロック/データ・リカバリ・ユニットの構成例''' | ||
</center> | </center> | ||
| + | |||
| + | <br> | ||
| + | <br> | ||
| + | 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | ||
| + | <!-- 【著作権者】○○ ○○氏 --> | ||
[[Category:組み込み技術全般|クロックテタリカハリ]] [[Category:FPGA|クロックテタリカハリ]] | [[Category:組み込み技術全般|クロックテタリカハリ]] [[Category:FPGA|クロックテタリカハリ]] | ||
最新版
クロック/データ・リカバリ 【Clock/Data Recovery】
クロック/データ・リカバリとは，受信側でデータ信号のエッジ（信号遷移）を検出し，内部のリファレンス・クロックの位相を調整することで，クロックやデータのタイミング情報を再生することをいいます（図）．位相を調整することで，受信データやクロックの間のスキューを少なくすることができます．
図 クロック/データ・リカバリ・ユニットの構成例
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
