パイプライン処理
出典: くみこみックス
版間での差分
(新しいページ: 'パイプライン処理（パイプラインしょり） 【Pipeline】 ある処理を複数のステージに分割し，あるステージの処理が行われている...') |
|||
| 9 行 | 9 行 | ||
<br> | <br> | ||
| - | [[Category:組み込み技術全般]] [[Category:FPGA]] | + | [[Category:組み込み技術全般|ハイフラインショリ]] [[Category:FPGA|ハイフラインショリ]] |
最新版
パイプライン処理（パイプラインしょり） 【Pipeline】
ある処理を複数のステージに分割し，あるステージの処理が行われている間にほかのステージでも処理を並列して行うことができる並列処理手法をパイプライン処理といいます．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
