Verilog HDL

出典: くみこみックス

2009年1月27日 (火) 06:49の版 (ソースを表示) Worker (会話 | 投稿記録) ←前の差分		最新版 (2009年3月13日 (金) 07:50) (ソースを表示) Kumikomiadmin (会話 | 投稿記録) M (1 版)
（間の 6 版分が非表示です）
1 行		1 行
		+	Verilog HDL（Verilog HDL）
	<br>		<br>
-	１．代表的なハードウェア記述言語（HDL：Hardware Discription Language）の一つです．1983 年，米国Gateway Design Automation 社が「Verilog-XL」というディジタル・シミュレータを販売しました．Verilog HDL はこのVerilog-XLを開発するための言語として考案されました．1990年からVerilog HDL は，OVI（Open Verilog International）により標準化が進められ，1995年にはIEEE 1364として規格化されました．
	<br>		<br>
		+	電子回路の設計データを記述するためのハードウェア記述言語．もともと，米国Cadence Design Systems社の論理シミュレータVerilog-XL用に開発された言語だった．VHDLと並んで，広く普及している．
		+	Verilog HDLはOVI（Open Verilog International）が1990年に標準化作業を開始し，現在ではIEEE1364として規格化されている．
	<br>		<br>
-	【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．
-	<!-- 【著作権者】宮崎 仁氏 -->
	<br>		<br>
-	<br>	+	【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
-	----	+	<!-- 【著作権者】西久保 靖彦氏 -->
-	<br>	+
-	２．ディジタル回路設計用のハードウェア記述言語の一つです．プログラム記述によりハードウェアの動作や構造を表現します．Verilog HDL用のシミュレータで動作検証が行え，RTL（Register Transfer Level）スタイルで記述すると，論理合成ツールによってゲート・レベルのネットリストへ変換できます．ディジタル回路設計ではVHDLとともに広く使用されています．	+
-	<br>	+
-	<br>	+
-	【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．	+
-	<!-- 【著作権者】○○ ○○氏 -->	+
	<br>		<br>
	<br>		<br>
-	== 関連項目 ==
-	* [[ハードウェア記述言語]]
-	[[Category:組み込み技術全般]] [[Category:ARM用語]] [[Category:FPGA]]	+	[[Category:組み込み技術全般]] [[Category:LSI]]

---

最新版

Verilog HDL（Verilog HDL）

　電子回路の設計データを記述するためのハードウェア記述言語．もともと，米国Cadence Design Systems社の論理シミュレータVerilog-XL用に開発された言語だった．VHDLと並んで，広く普及している． 　Verilog HDLはOVI（Open Verilog International）が1990年に標準化作業を開始し，現在ではIEEE1364として規格化されている．

【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．