3次元実装技術
出典: くみこみックス
版間での差分
| （間の 1 版分が非表示です） | |||
| 3 行 | 3 行 | ||
<br> | <br> | ||
複数のチップを一つのパッケージに積層する実装技術．小型化できるだけでなく，LSI間の配線長を短縮して，チップ間の配線遅延を低減できる．将来は，マイクロプロセッサやメモリなどを同一のパッケージに収めるシステム・イン・パッケージをねらっている． | 複数のチップを一つのパッケージに積層する実装技術．小型化できるだけでなく，LSI間の配線長を短縮して，チップ間の配線遅延を低減できる．将来は，マイクロプロセッサやメモリなどを同一のパッケージに収めるシステム・イン・パッケージをねらっている． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f127.gif]]<br> | ||
| + | <br> | ||
| + | '''図 パッケージの小型化と3次元実装化''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
最新版
3次元実装技術（Three Dimention Packaging Technology）
複数のチップを一つのパッケージに積層する実装技術．小型化できるだけでなく，LSI間の配線長を短縮して，チップ間の配線遅延を低減できる．将来は，マイクロプロセッサやメモリなどを同一のパッケージに収めるシステム・イン・パッケージをねらっている．
図 パッケージの小型化と3次元実装化
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
