バウンダリ・スキャン
出典: くみこみックス
版間での差分
M (1 版) |
|||
| （間の 3 版分が非表示です） | |||
| 4 行 | 4 行 | ||
JTAG（Joint Test Action Group）が提案した標準的なテスト容易化設計手法．IEEE1149.1として承認されている．入出力ピンの数が少なくても，LSI全体を容易にテストできる． | JTAG（Joint Test Action Group）が提案した標準的なテスト容易化設計手法．IEEE1149.1として承認されている．入出力ピンの数が少なくても，LSI全体を容易にテストできる． | ||
表面実装技術の普及にともなって，プリント基板のテストにインサーキット方式（プローブを直接LSIの入出力ピンにあてる方式）を適用しにくくなっている．そこで，プリント基板テストの標準方式としてバウンダリ・スキャンが提案された．現在，バウンダリ・スキャンはLSIテストにも応用されている．テストには4個（または5個）のTAP（Test Access Port）と呼ばれる専用ピンを使う．TAPは，スキャン・イン・データを設定するTDI（Test Data Input），スキャン・アウト・データを観測するTDO（Test Data Output），テスト制御状態を設定するTMS（Test Mode Select），テスト・クロックを入力するTCK（Test Clock）からなる． | 表面実装技術の普及にともなって，プリント基板のテストにインサーキット方式（プローブを直接LSIの入出力ピンにあてる方式）を適用しにくくなっている．そこで，プリント基板テストの標準方式としてバウンダリ・スキャンが提案された．現在，バウンダリ・スキャンはLSIテストにも応用されている．テストには4個（または5個）のTAP（Test Access Port）と呼ばれる専用ピンを使う．TAPは，スキャン・イン・データを設定するTDI（Test Data Input），スキャン・アウト・データを観測するTDO（Test Data Output），テスト制御状態を設定するTMS（Test Mode Select），テスト・クロックを入力するTCK（Test Clock）からなる． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f66.gif]]<br> | ||
| + | <br> | ||
| + | '''図 バウンダリ・スキャン''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| - | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> | ||
| - | [[Category:組み込み技術全般]] [[Category:LSI]] | + | [[Category:組み込み技術全般|ハウンタリスキャン]] [[Category:LSI|ハウンタリスキャン]] |
最新版
バウンダリ・スキャン【Boundary Scan】
JTAG（Joint Test Action Group）が提案した標準的なテスト容易化設計手法．IEEE1149.1として承認されている．入出力ピンの数が少なくても，LSI全体を容易にテストできる．
表面実装技術の普及にともなって，プリント基板のテストにインサーキット方式（プローブを直接LSIの入出力ピンにあてる方式）を適用しにくくなっている．そこで，プリント基板テストの標準方式としてバウンダリ・スキャンが提案された．現在，バウンダリ・スキャンはLSIテストにも応用されている．テストには4個（または5個）のTAP（Test Access Port）と呼ばれる専用ピンを使う．TAPは，スキャン・イン・データを設定するTDI（Test Data Input），スキャン・アウト・データを観測するTDO（Test Data Output），テスト制御状態を設定するTMS（Test Mode Select），テスト・クロックを入力するTCK（Test Clock）からなる．
図 バウンダリ・スキャン
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
