スキャン設計
出典: くみこみックス
版間での差分
| （間の 1 版分が非表示です） | |||
| 4 行 | 4 行 | ||
テスト容易化設計手法の一つ．順序回路を組み合わせ回路に展開し，外部端子から直接，信号を観測・制御する． | テスト容易化設計手法の一つ．順序回路を組み合わせ回路に展開し，外部端子から直接，信号を観測・制御する． | ||
具体的には，論理回路中のすべての順序回路（記憶素子を含む回路）にテスト・モード用のパス（スキャン・パス）を通して制御し，一つのシフト・レジスタとして動作させる（フル・スキャン方式の場合）．ゲート規模（チップ面積）のオーバヘッドがやや大きくなるため，それを軽減する目的でパーシャル・スキャンなどの種々の方式が考案されている． | 具体的には，論理回路中のすべての順序回路（記憶素子を含む回路）にテスト・モード用のパス（スキャン・パス）を通して制御し，一つのシフト・レジスタとして動作させる（フル・スキャン方式の場合）．ゲート規模（チップ面積）のオーバヘッドがやや大きくなるため，それを軽減する目的でパーシャル・スキャンなどの種々の方式が考案されている． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f35.gif]]<br> | ||
| + | <br> | ||
| + | '''図 スキャン設計''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
最新版
スキャン設計【Scan Design】
テスト容易化設計手法の一つ．順序回路を組み合わせ回路に展開し，外部端子から直接，信号を観測・制御する．
具体的には，論理回路中のすべての順序回路（記憶素子を含む回路）にテスト・モード用のパス（スキャン・パス）を通して制御し，一つのシフト・レジスタとして動作させる（フル・スキャン方式の場合）．ゲート規模（チップ面積）のオーバヘッドがやや大きくなるため，それを軽減する目的でパーシャル・スキャンなどの種々の方式が考案されている．
図 スキャン設計
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
