ゲート・レベル
出典: くみこみックス
版間での差分
| （間の 1 版分が非表示です） | |||
| 9 行 | 9 行 | ||
LSI設計階層において，回路情報が論理回路素子（論理ゲート）で表現されているレベル． | LSI設計階層において，回路情報が論理回路素子（論理ゲート）で表現されているレベル． | ||
たとえば，AND，NORなどの論理演算回路で記述される．なお，現在では，より複雑な機能（マルチプレクサ，セレクタ，PLAなど）も，ゲート・レベルとして取り扱う場合がある． | たとえば，AND，NORなどの論理演算回路で記述される．なお，現在では，より複雑な機能（マルチプレクサ，セレクタ，PLAなど）も，ゲート・レベルとして取り扱う場合がある． | ||
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:lsi_f19.gif]]<br> | ||
| + | <br> | ||
| + | '''図 ゲート・レベル''' | ||
| + | </center> | ||
<br> | <br> | ||
<br> | <br> | ||
| 19 行 | 27 行 | ||
* [[RTL]] | * [[RTL]] | ||
| - | [[Category:組み込み技術全般|ケトレベル]] [[Category:FPGA|ケトレベル]] [[Category:LSI]] | + | [[Category:組み込み技術全般|ケトレベル]] [[Category:FPGA|ケトレベル]] [[Category:LSI|ケトレベル]] |
最新版
ゲート・レベル 【Gate Level】
ディジタルLSIを設計する際のレベル（設計抽象度）の一つです．このレベルでは，フリップフロップやAND/ORなどのハードウェア要素を用いて振る舞いが表現されます．RTLで記述された設計データが論理合成され，ハードウェアの最小要素に対応付けされたものが，ゲート・レベルということになります．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
LSI設計階層において，回路情報が論理回路素子（論理ゲート）で表現されているレベル．
たとえば，AND，NORなどの論理演算回路で記述される．なお，現在では，より複雑な機能（マルチプレクサ，セレクタ，PLAなど）も，ゲート・レベルとして取り扱う場合がある．
図 ゲート・レベル
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
