バック・アノテーション
出典: くみこみックス
版間での差分
(新しいページ: 'バック・アノテーション 【Back Annotation】 設計ツールが設計データをコンパイルした結果，決定したピン配置や使用するゲート...') |
|||
| （間の 2 版分が非表示です） | |||
| 6 行 | 6 行 | ||
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． | ||
<!-- 【著作権者】○○ ○○氏 --> | <!-- 【著作権者】○○ ○○氏 --> | ||
| + | ---- | ||
| + | 後工程で得た結果を前工程に渡して（フィードバックして），作業をやり直すこと．たとえば，レイアウト設計後に得られた実配線の情報をもとにタイミング解析を行い，動作を再確認する． | ||
| + | <br> | ||
| + | <br> | ||
| + | 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． | ||
| + | <!-- 【著作権者】西久保 靖彦氏 --> | ||
<br> | <br> | ||
<br> | <br> | ||
| - | [[Category:組み込み技術全般]] [[Category:FPGA]] | + | [[Category:組み込み技術全般|ハックアノテション]] [[Category:FPGA|ハックアノテション]] [[Category:LSI|ハックアノテション]] |
最新版
バック・アノテーション 【Back Annotation】
設計ツールが設計データをコンパイルした結果，決定したピン配置や使用するゲートの配置情報，配線情報などを固定することをいいます．それらの固定された配置・配線情報は，次回のコンパイルの際に反映されます．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
後工程で得た結果を前工程に渡して（フィードバックして），作業をやり直すこと．たとえば，レイアウト設計後に得られた実配線の情報をもとにタイミング解析を行い，動作を再確認する．
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
