テストベンチ

出典: くみこみックス

2009年3月13日 (金) 07:38の版 (ソースを表示) Kumikomiadmin (会話 | 投稿記録) M (1 版) ←前の差分		最新版 (2009年3月13日 (金) 07:50) (ソースを表示) Kumikomiadmin (会話 | 投稿記録) M (1 版)
（間の 1 版分が非表示です）
6 行		6 行
	<br>		<br>
	【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．		【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
-		+	<!-- 【著作権者】西久保 靖彦氏 -->
	<br>		<br>
	<br>		<br>

---

最新版

テストベンチ【Testbench】

　論理回路の動作を検証するための入力パターンを生成したり，その出力を観測するためのプログラム．設計対象となる論理回路だけでなく，その回路に影響を及ぼす周辺回路を含むシステム全体の動作をチェックすることもある．周辺回路の動作に相当するテストベンチはバス・ファンクショナル・モデルと呼ばれる．

【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．