テクノロジ・マッピング

出典: くみこみックス

版間での差分
M (1 版)
最新版 (2009年3月13日 (金) 07:50) (ソースを表示)
M (1 版)
 
(間の 1 版分が非表示です)
7 行 7 行
<br>
<br>
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.
-
 
+
<!-- 【著作権者】西久保 靖彦氏 -->
<br>
<br>
<br>
<br>

最新版

テクノロジ・マッピング【Technology Mapping】

 ゲート・レベルのネットリスト(論理ゲート,基本セルなど)を,特定の半導体製造技術のライブラリ(マクロセルなど)に割り当てていくこと.たとえば「A*B」という記述に対して,実際の製造に使用するANDゲートを割り当てる.ゲートアレイ用ライブラリを用いればゲートアレイに,スタンダード・セル用ライブラリを用いればスタンダード・セルになる.  テクノロジ・マッピングによって,LSIの製造に利用する最終的なネットリストが作成される.テクノロジ・マッピングを行う際の制約条件として,面積,性能(動作速度),消費電力などがある.

【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.

関連項目

表示