スタンダード・セル
出典: くみこみックス
版間での差分
M (1 版) |
|||
7 行 | 7 行 | ||
<br> | <br> | ||
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月. | 【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月. | ||
- | + | <!-- 【著作権者】西久保 靖彦氏 --> | |
<br> | <br> | ||
<br> | <br> |
2009年3月13日 (金) 07:40の版
スタンダード・セル【Standard Cell】
本来の意味は,あらかじめ半導体メーカが用意した標準的な機能ブロックのこと.しかし,こうした標準的な機能ブロック(スタンダード・セル)を用いて設計されたASICもスタンダード・セルと呼ばれている.
スタンダード・セルは,ゲートアレイと並ぶ代表的なASICである.ゲートアレイでは配線のみ顧客の要求に合わせて製作するのに対して,スタンダード・セルではセル配置と配線の両方を顧客の要求に合わせる.そのため,ゲートアレイと比較すると設計期間が長く,製造コストも割高になる.ただし,性能やチップ面積などの点で,ゲートアレイよりも最適化しやすい.
【出典】西久保 靖彦;基本システムLSI用語辞典,CQ出版社,2000年5月.