命令メモリ・バリア

出典: くみこみックス

2009年1月28日 (水) 03:26の版 (ソースを表示) Worker (会話 | 投稿記録) (新しいページ: '命令メモリ・バリア（めいれいメモリ・バリア） 　以降のすべての命令が，以前の命令の影響をすべて完了した後でフェッチされ...') ←前の差分		最新版 (2009年2月23日 (月) 02:37) (ソースを表示) Kumikomiadmin (会話 | 投稿記録) M (1 版)
（間の 2 版分が非表示です）
4 行		4 行
	<br>		<br>
	<br>		<br>
-	【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．	+	【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．
	<!-- 【著作権者】宮崎 仁氏 -->		<!-- 【著作権者】宮崎 仁氏 -->
	<br>		<br>
	<br>		<br>
-	[[Category:組み込み技術全般]] [[Category:ARM用語]]	+	[[Category:組み込み技術全般|メイレイメモリハッファ]] [[Category:ARM用語|メイレイメモリハッファ]]

---

最新版

命令メモリ・バリア（めいれいメモリ・バリア）

　以降のすべての命令が，以前の命令の影響をすべて完了した後でフェッチされ，実行されることを保証するための動作のシーケンスのことです．

【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．