ラージ・ページ・エントリ
出典: くみこみックス
版間での差分
(新しいページ: ' 仮想メモリを物理メモリに変換するためのL2ページ・テーブルでは，ラージ，スモール，タイニー，フォルトの4種類のページ・...') |
M (1 版) |
||
| （間の 1 版分が非表示です） | |||
| 2 行 | 2 行 | ||
<br> | <br> | ||
<br> | <br> | ||
| - | + | 【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月． | |
<!-- 【著作権者】宮崎 仁氏 --> | <!-- 【著作権者】宮崎 仁氏 --> | ||
<br> | <br> | ||
最新版
仮想メモリを物理メモリに変換するためのL2ページ・テーブルでは，ラージ，スモール，タイニー，フォルトの4種類のページ・テーブル・エントリ（PTE）を扱うことができます．ラージPTEは16ビットのベース物理アドレスを持ち，64Kバイト・ブロックの物理メモリにアクセスできます．ラージPTEの下位16ビットには，4×2ビットのアクセス許可ビット・フィールド，キャッシュおよびライト・バッファの属性ビットを含みます．
【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．
