ハーバード・アーキテクチャ
出典: くみこみックス
(新しいページ: ' プロセッサのバス・アーキテクチャの一構成.命令メモリとデータ・メモリを別々にもち,それぞれに対してバスをもつ.命令...') |
M (1 版) |
||
(間の 6 版分が非表示です) | |||
1 行 | 1 行 | ||
+ | ハーバード・アーキテクチャ 【Harvard Architecture】 | ||
+ | <br> | ||
+ | <br> | ||
プロセッサのバス・アーキテクチャの一構成.命令メモリとデータ・メモリを別々にもち,それぞれに対してバスをもつ.命令アクセスとデータ・アクセスの競合が生じない. | プロセッサのバス・アーキテクチャの一構成.命令メモリとデータ・メモリを別々にもち,それぞれに対してバスをもつ.命令アクセスとデータ・アクセスの競合が生じない. | ||
<br> | <br> | ||
<br> | <br> | ||
【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月. | 【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月. | ||
+ | <!-- 【著作権者】○○ ○○氏 --> | ||
+ | ---- | ||
+ | プログラム・コードと処理データを分離された記憶領域に置き,転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです.フォン・ノイマン・アーキテクチャと対比して使われます.もともとは,1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので,特に新しいアーキテクチャというわけではありません. | ||
+ | <br> | ||
+ | <br> | ||
+ | 【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月. | ||
+ | <!-- 【著作権者】宮崎 仁氏 --> | ||
+ | ---- | ||
+ | プロセッサの命令バスとデータ・バスを分離した方式をハーバード・アーキテクチャといいます.フォンノイマン・アーキテクチャのCPUでは,命令とデータを同じバスを使用してアクセスするため,命令とデータの同時読み出しができませんでした.これがプロセッサの演算性能向上のネック(ノイマンズ・ボトルネック)の一つとなります.ハーバード・アーキテクチャはバスが分離されているため,このような問題が起こらず,プロセッサの性能向上に有効です. | ||
+ | <br> | ||
+ | <br> | ||
+ | 【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月. | ||
<!-- 【著作権者】○○ ○○氏 --> | <!-- 【著作権者】○○ ○○氏 --> | ||
<br> | <br> | ||
<br> | <br> | ||
- | [[Category:組み込み技術全般]] [[Category:プロセッサ]] | + | [[Category:組み込み技術全般]] [[Category:プロセッサ]][[Category:ARM用語]] [[Category:FPGA]] |
最新版
ハーバード・アーキテクチャ 【Harvard Architecture】
プロセッサのバス・アーキテクチャの一構成.命令メモリとデータ・メモリを別々にもち,それぞれに対してバスをもつ.命令アクセスとデータ・アクセスの競合が生じない.
【出典】Interface編集部 編;組み込み技術用語集,Interface 2007年8月号 別冊付録,CQ出版社,2007年8月.
プログラム・コードと処理データを分離された記憶領域に置き,転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです.フォン・ノイマン・アーキテクチャと対比して使われます.もともとは,1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので,特に新しいアーキテクチャというわけではありません.
【出典】宮崎 仁;ARM用語集,デザイン ウェーブ マガジン 2008年6月号 別冊付録,CQ出版社,2008年6月.
プロセッサの命令バスとデータ・バスを分離した方式をハーバード・アーキテクチャといいます.フォンノイマン・アーキテクチャのCPUでは,命令とデータを同じバスを使用してアクセスするため,命令とデータの同時読み出しができませんでした.これがプロセッサの演算性能向上のネック(ノイマンズ・ボトルネック)の一つとなります.ハーバード・アーキテクチャはバスが分離されているため,このような問題が起こらず,プロセッサの性能向上に有効です.
【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.