LS1
出典: くみこみックス
版間での差分
(新しいページ: ' ARMプロセッサのパイプライン実行ステージの一つです．例えば，ARM8TDMIはフェッチ→デコード→ALU→LS1→LS2という5段のパイプライ...') |
M (1 版) |
||
| （間の 2 版分が非表示です） | |||
| 1 行 | 1 行 | ||
| - | + | ARMプロセッサのパイプライン実行ステージの一つです．例えば，ARM8TDMIはフェッチ→デコード→ALU→LS1→LS2という5段のパイプラインを持ちます．LS1はロード/ストア実行ステージで，命令が指定するデータをメモリからロードまたはメモリにストアします．ロード/ストア命令以外では無効です. | |
<br> | <br> | ||
<br> | <br> | ||
| - | + | 【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月． | |
<!-- 【著作権者】宮崎 仁氏 --> | <!-- 【著作権者】宮崎 仁氏 --> | ||
<br> | <br> | ||
最新版
ARMプロセッサのパイプライン実行ステージの一つです．例えば，ARM8TDMIはフェッチ→デコード→ALU→LS1→LS2という5段のパイプラインを持ちます．LS1はロード/ストア実行ステージで，命令が指定するデータをメモリからロードまたはメモリにストアします．ロード/ストア命令以外では無効です.
【出典】宮崎 仁；ARM用語集，デザイン ウェーブ マガジン 2008年6月号 別冊付録，CQ出版社，2008年6月．
