LAB
出典: くみこみックス
版間での差分
(新しいページ: 'LAB 【Logic Array Block】 複数のLEまたはALMで構成される，Altera社のFPGAの論理ブロックの名称です．LAB内のLEまたはALMの数はデバイス...') |
|||
| （間の 2 版分が非表示です） | |||
| 1 行 | 1 行 | ||
LAB 【Logic Array Block】 | LAB 【Logic Array Block】 | ||
| - | 複数のLEまたはALMで構成される，Altera社のFPGAの論理ブロックの名称です．LAB内のLEまたはALMの数はデバイスによって異なります．LABはLE/ | + | 複数のLEまたはALMで構成される，Altera社のFPGAの論理ブロックの名称です．LAB内のLEまたはALMの数はデバイスによって異なります．LABはLE/ALMのほか，キャリ・チェーン，共有演算チェーン，LABコントール信号，ローカル・インターコネクト，レジスタ・チェーンなどを備えています（'''図'''）．このような論理ブロック構造をとることにより，効率的に資源を利用し，性能を向上できます． |
| + | <br> | ||
| + | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:fpga_f8.gif]]<br> | ||
| + | <br> | ||
| + | '''図 LABの構成''' | ||
| + | </center> | ||
| + | |||
<br> | <br> | ||
<br> | <br> | ||
最新版
LAB 【Logic Array Block】
複数のLEまたはALMで構成される，Altera社のFPGAの論理ブロックの名称です．LAB内のLEまたはALMの数はデバイスによって異なります．LABはLE/ALMのほか，キャリ・チェーン，共有演算チェーン，LABコントール信号，ローカル・インターコネクト，レジスタ・チェーンなどを備えています（図）．このような論理ブロック構造をとることにより，効率的に資源を利用し，性能を向上できます．
図 LABの構成
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
