サンプリング・クロック
出典: くみこみックス
版間での差分
(間の 1 版分が非表示です) | |||
2 行 | 2 行 | ||
アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指定する信号をサンプリング・クロックと呼びます('''図'''). | アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指定する信号をサンプリング・クロックと呼びます('''図'''). | ||
- | |||
- | |||
- | |||
- | |||
<br> | <br> | ||
<br> | <br> | ||
14 行 | 10 行 | ||
'''図 サンプリングの例''' | '''図 サンプリングの例''' | ||
</center> | </center> | ||
+ | |||
+ | <br> | ||
+ | <br> | ||
+ | 【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月. | ||
+ | <!-- 【著作権者】○○ ○○氏 --> | ||
+ | <br> | ||
+ | <br> | ||
== 関連項目 == | == 関連項目 == |
最新版
サンプリング・クロック 【Sampling Clock】
アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指定する信号をサンプリング・クロックと呼びます(図).
【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.