プログラマブル・パワー・テクノロジ
出典: くみこみックス
版間での差分
| 1 行 | 1 行 | ||
プログラマブル・パワー・テクノロジ 【Programmable Power Technology】 | プログラマブル・パワー・テクノロジ 【Programmable Power Technology】 | ||
| - | プログラマブル・パワー・テクノロジはAltera社のFPGAであるStratix III およびStratix IVの機能です．LAB，DSPブロック，メモリ・ブロック，カラムI/ | + | プログラマブル・パワー・テクノロジはAltera社のFPGAであるStratix III およびStratix IVの機能です．LAB，DSPブロック，メモリ・ブロック，カラムI/Oインターフェース（これらをタイルと呼ぶ）ごとに高速モードか低消費電力モードかを設定できます（'''図'''）．FPGAには高速化を求められていますが，設計者が実装する論理回路のすべてを最高速度で動作させる必要はなく，一部の論理回路だけを高速化すれば事足りることが分かっています．同社のFPGA/PLD開発環境であるQuartus IIは，ユーザが設定した動作周波数に対して低消費電力モードでも間に合うタイルを見つけ出し，最適化を行い，論理回路全体の消費電力を引き下げます． |
<br> | <br> | ||
<br> | <br> | ||
2009年2月2日 (月) 02:15の版
プログラマブル・パワー・テクノロジ 【Programmable Power Technology】
プログラマブル・パワー・テクノロジはAltera社のFPGAであるStratix III およびStratix IVの機能です．LAB，DSPブロック，メモリ・ブロック，カラムI/Oインターフェース（これらをタイルと呼ぶ）ごとに高速モードか低消費電力モードかを設定できます（図）．FPGAには高速化を求められていますが，設計者が実装する論理回路のすべてを最高速度で動作させる必要はなく，一部の論理回路だけを高速化すれば事足りることが分かっています．同社のFPGA/PLD開発環境であるQuartus IIは，ユーザが設定した動作周波数に対して低消費電力モードでも間に合うタイルを見つけ出し，最適化を行い，論理回路全体の消費電力を引き下げます．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
図 プログラマブル・パワー・テクノロジの概念
