バス・アービタ
出典: くみこみックス
版間での差分
| 1 行 | 1 行 | ||
バス・アービタ 【Bus Arbiter】 | バス・アービタ 【Bus Arbiter】 | ||
| - | + | バスを駆動するバス・マスタとなるための権利を，ある優先順位のルールに従って，バスに接続されたデバイスの間で調停する回路をいいます（'''図'''）．バス・マスタとなりうるデバイスがバスに二つ以上接続されているときは，バス・アービタが必要になります． | |
<br> | <br> | ||
<br> | <br> | ||
| 8 行 | 8 行 | ||
<br> | <br> | ||
<br> | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:fpga_f41.gif]]<br> | ||
| + | <br> | ||
| + | '''図 バス・アービタとバス・ブリッジ''' | ||
| + | </center> | ||
[[Category:組み込み技術全般|ハスアヒタ]] [[Category:FPGA|ハスアヒタ]] | [[Category:組み込み技術全般|ハスアヒタ]] [[Category:FPGA|ハスアヒタ]] | ||
2009年2月2日 (月) 01:55の版
バス・アービタ 【Bus Arbiter】
バスを駆動するバス・マスタとなるための権利を，ある優先順位のルールに従って，バスに接続されたデバイスの間で調停する回路をいいます（図）．バス・マスタとなりうるデバイスがバスに二つ以上接続されているときは，バス・アービタが必要になります．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
図 バス・アービタとバス・ブリッジ
