ホールド時間
出典: くみこみックス
版間での差分
(新しいページ: 'ホールド時間（ホールドじかん）【Hold Time】 Dフリップフロップやラッチにおいて，クロック立ち上がり時の入力データ変化禁...') |
|||
| 1 行 | 1 行 | ||
ホールド時間（ホールドじかん）【Hold Time】 | ホールド時間（ホールドじかん）【Hold Time】 | ||
| - | + | Dフリップフロップやラッチにおいて，クロック立ち上がり時の入力データ変化禁止期間の終了タイミングをいいます（'''図b'''）．前段のDフリッププップのクロック位相が早い場合にホールド時間違反が発生します．ブロック間をトップ階層で接続するデータ信号については，対策が必要な場合もあります． | |
<br> | <br> | ||
<br> | <br> | ||
| 8 行 | 8 行 | ||
<br> | <br> | ||
<br> | <br> | ||
| + | <br> | ||
| + | <center> | ||
| + | [[画像:fpga_f32.gif]]<br> | ||
| + | <br> | ||
| + | '''図 セットアップ時間とホールド時間''' | ||
| + | </center> | ||
| - | [[Category:組み込み技術全般]] [[Category:FPGA]] | + | [[Category:組み込み技術全般|ホルトシカン]] [[Category:FPGA|ホルトシカン]] |
2009年2月2日 (月) 01:21の版
ホールド時間（ホールドじかん）【Hold Time】
Dフリップフロップやラッチにおいて，クロック立ち上がり時の入力データ変化禁止期間の終了タイミングをいいます（図b）．前段のDフリッププップのクロック位相が早い場合にホールド時間違反が発生します．ブロック間をトップ階層で接続するデータ信号については，対策が必要な場合もあります．
【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月．
図 セットアップ時間とホールド時間
