サンプリング・クロック

出典: くみこみックス

版間での差分
(新しいページ: 'サンプリング・クロック 【Sampling Clock】  アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指...')
1 行 1 行
サンプリング・クロック 【Sampling Clock】
サンプリング・クロック 【Sampling Clock】
-
 アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指定する信号をサンプリング・クロックと呼びます(図26).
+
 アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指定する信号をサンプリング・クロックと呼びます('''図''').
<br>
<br>
<br>
<br>
8 行 8 行
<br>
<br>
<br>
<br>
 +
<br>
 +
<center>
 +
[[画像:fpga_f26.gif]]<br>
 +
<br>
 +
'''図 サンプリングの例'''
 +
</center>
== 関連項目 ==
== 関連項目 ==
* [[サンプリング周波数]]
* [[サンプリング周波数]]
-
[[Category:組み込み技術全般]] [[Category:FPGA]]
+
[[Category:組み込み技術全般|サンフリンククロック]] [[Category:FPGA|サンフリンククロック]]

2009年1月30日 (金) 08:22の版

サンプリング・クロック 【Sampling Clock】

 アナログ信号をディジタル信号へ変換する場合,アナログ信号の測定のタイミングを指定する信号をサンプリング・クロックと呼びます().

【出典】(株)アルティマ 技術統括部 一同,下馬場 朋禄,山際 伸一,横溝 憲治;システム開発者のためのFPGA用語集,Design Wave Magazine 2008年12月号 別冊付録,CQ出版社,2008年12月.


画像:fpga_f26.gif

図 サンプリングの例

関連項目

表示