SOG - 変更履歴

2009年3月16日 (月) 08:03 における Worker による編集

Worker — Mon, 16 Mar 2009 08:03:49 GMT

←前の版		2009年3月16日 (月) 08:03の版
8 行		8 行
	<br>		<br>
	<center>		<center>
-	[[画像:~~lsi_f~~.gif]]<br>	+	[[画像:lsi_f118.gif]]<br>
	<br>		<br>
	'''図　SOG'''		'''図　SOG'''

2009年3月16日 (月) 08:03 における Worker による編集

Worker — Mon, 16 Mar 2009 08:03:37 GMT

←前の版		2009年3月16日 (月) 08:03の版
4 行		4 行
	チップ全体に基本ゲートを敷き詰めたチャネルレス型のゲートアレイ．SOGが登場する以前のゲートアレイは，基本セル領域（トランジスタ構成部）とチャネル領域（配線部）が明確に分離していた．		チップ全体に基本ゲートを敷き詰めたチャネルレス型のゲートアレイ．SOGが登場する以前のゲートアレイは，基本セル領域（トランジスタ構成部）とチャネル領域（配線部）が明確に分離していた．
	SOGでは，マスタ・チップ上において，基本セル領域とチャネル領域の区別がない．そのため，配置配線工程でいくつかの基本セルを配線領域としたり，多層配線プロセス（メタル3～5層）を用いることによって，基本セルの上部を配線が通過できる．チップの空き領域が少なくなり，集積度を上げることができる．さらに，ROM/RAMなどのブロックもセル領域に効率よく配置できる．		SOGでは，マスタ・チップ上において，基本セル領域とチャネル領域の区別がない．そのため，配置配線工程でいくつかの基本セルを配線領域としたり，多層配線プロセス（メタル3～5層）を用いることによって，基本セルの上部を配線が通過できる．チップの空き領域が少なくなり，集積度を上げることができる．さらに，ROM/RAMなどのブロックもセル領域に効率よく配置できる．
		+	<br>
		+	<br>
		+	<br>
		+	<center>
		+	[[画像:lsi_f.gif]]<br>
		+	<br>
		+	'''図　SOG'''
		+	</center>
	<br>		<br>
	<br>		<br>

Kumikomiadmin: 1 版

Kumikomiadmin — Fri, 13 Mar 2009 07:50:15 GMT

1 版

←前の版

2009年3月13日 (金) 07:50の版

2009年3月13日 (金) 07:40 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 13 Mar 2009 07:40:00 GMT

←前の版		2009年3月13日 (金) 07:40の版
7 行		7 行
	<br>		<br>
	【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．		【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
-		+	<!-- 【著作権者】西久保靖彦氏 -->
	<br>		<br>
	<br>		<br>

Kumikomiadmin: 1 版

Kumikomiadmin — Fri, 13 Mar 2009 07:39:01 GMT

1 版

←前の版

2009年3月13日 (金) 07:39の版

2009年3月13日 (金) 03:00 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 13 Mar 2009 03:00:01 GMT

新規ページ

SOG（Sea of Gate）
 
 
　チップ全体に基本ゲートを敷き詰めたチャネルレス型のゲートアレイ．SOGが登場する以前のゲートアレイは，基本セル領域（トランジスタ構成部）とチャネル領域（配線部）が明確に分離していた．
　SOGでは，マスタ・チップ上において，基本セル領域とチャネル領域の区別がない．そのため，配置配線工程でいくつかの基本セルを配線領域としたり，多層配線プロセス（メタル3～5層）を用いることによって，基本セルの上部を配線が通過できる．チップの空き領域が少なくなり，集積度を上げることができる．さらに，ROM/RAMなどのブロックもセル領域に効率よく配置できる．
 
 
【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．

 
 
== 関連項目 ==
* [[ゲートアレイ]]

[[Category:組み込み技術全般]] [[Category:LSI]]