ハーバード・アーキテクチャ - 変更履歴

2009年2月23日 (月) 03:00 における Kumikomiadmin による編集

Kumikomiadmin — Mon, 23 Feb 2009 03:00:00 GMT

←前の版

2009年2月23日 (月) 03:00の版

Kumikomiadmin: 1 版

Kumikomiadmin — Mon, 23 Feb 2009 02:37:18 GMT

1 版

←前の版

2009年2月23日 (月) 02:37の版

2009年2月20日 (金) 07:25 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 20 Feb 2009 07:25:15 GMT

←前の版		2009年2月20日 (金) 07:25の版
2 行		2 行
	<br>		<br>
	<br>		<br>
-	１．プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令アクセスとデータ・アクセスの競合が生じない．	+	プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令アクセスとデータ・アクセスの競合が生じない．
	<br>		<br>
	<br>		<br>
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
-	~~<br>~~
-	~~<br>~~
	----		----
		+	プログラム・コードと処理データを分離された記憶領域に置き，転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです．フォン・ノイマン・アーキテクチャと対比して使われます．もともとは，1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので，特に新しいアーキテクチャというわけではありません．
	<br>		<br>
-	２．プログラム・コードと処理データを分離された記憶領域に置き，転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです．フォン・ノイマン・アーキテクチャと対比して使われます．もともとは，1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので，特に新しいアーキテクチャというわけではありません．
	<br>		<br>
-	~~<br>~~	+	【出典】宮崎仁；ARM用語集，デザインウェーブマガジン 2008年6月号別冊付録，CQ出版社，2008年6月．
-	~~【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．~~	+
	<!-- 【著作権者】宮崎仁氏 -->		<!-- 【著作権者】宮崎仁氏 -->
-	~~<br>~~
-	~~<br>~~
	----		----
-	~~<br>~~	+	プロセッサの命令バスとデータ・バスを分離した方式をハーバード・アーキテクチャといいます．フォンノイマン・アーキテクチャのCPUでは，命令とデータを同じバスを使用してアクセスするため，命令とデータの同時読み出しができませんでした．これがプロセッサの演算性能向上のネック（ノイマンズ・ボトルネック）の一つとなります．ハーバード・アーキテクチャはバスが分離されているため，このような問題が起こらず，プロセッサの性能向上に有効です．
-	３．プロセッサの命令バスとデータ・バスを分離した方式をハーバード・アーキテクチャといいます．フォンノイマン・アーキテクチャのCPUでは，命令とデータを同じバスを使用してアクセスするため，命令とデータの同時読み出しができませんでした．これがプロセッサの演算性能向上のネック（ノイマンズ・ボトルネック）の一つとなります．ハーバード・アーキテクチャはバスが分離されているため，このような問題が起こらず，プロセッサの性能向上に有効です．	+
	<br>		<br>
	<br>		<br>

2009年1月29日 (木) 01:21 における Worker による編集

Worker — Thu, 29 Jan 2009 01:21:27 GMT

←前の版		2009年1月29日 (木) 01:21の版
7 行		7 行
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	<br>
	<br>		<br>
	----		----
15 行		16 行
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】宮崎仁氏 -->		<!-- 【著作権者】宮崎仁氏 -->
		+	<br>
	<br>		<br>
	----		----

2009年1月29日 (木) 01:21 における Worker による編集

Worker — Thu, 29 Jan 2009 01:21:13 GMT

←前の版		2009年1月29日 (木) 01:21の版
7 行		7 行
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	<br>
	----		----
	<br>		<br>
14 行		15 行
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】宮崎仁氏 -->		<!-- 【著作権者】宮崎仁氏 -->
		+	<br>
	----		----
	<br>		<br>

2009年1月29日 (木) 01:20 における Worker による編集

Worker — Thu, 29 Jan 2009 01:20:54 GMT

←前の版		2009年1月29日 (木) 01:20の版
1 行		1 行
-	プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令アクセスとデータ・アクセスの競合が生じない．	+	ハーバード・アーキテクチャ【Harvard Architecture】
		+	<br>
		+	<br>
		+	１．プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令アクセスとデータ・アクセスの競合が生じない．
	<br>		<br>
	<br>		<br>
5 行		8 行
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
	----		----
-	プログラム・コードと処理データを分離された記憶領域に置き，転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです．フォン・ノイマン・アーキテクチャと対比して使われます．もともとは，1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので，特に新しいアーキテクチャというわけではありません．	+	<br>
		+	２．プログラム・コードと処理データを分離された記憶領域に置き，転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです．フォン・ノイマン・アーキテクチャと対比して使われます．もともとは，1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので，特に新しいアーキテクチャというわけではありません．
	<br>		<br>
	<br>		<br>
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】宮崎仁氏 -->		<!-- 【著作権者】宮崎仁氏 -->
		+	----
		+	<br>
		+	３．プロセッサの命令バスとデータ・バスを分離した方式をハーバード・アーキテクチャといいます．フォンノイマン・アーキテクチャのCPUでは，命令とデータを同じバスを使用してアクセスするため，命令とデータの同時読み出しができませんでした．これがプロセッサの演算性能向上のネック（ノイマンズ・ボトルネック）の一つとなります．ハーバード・アーキテクチャはバスが分離されているため，このような問題が起こらず，プロセッサの性能向上に有効です．
		+	<br>
		+	<br>
		+	【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．
		+	<!-- 【著作権者】○○ ○○氏 -->
	<br>		<br>
	<br>		<br>

-	[[Category:組み込み技術全般]] [[Category:プロセッサ]][[Category:ARM用語]]	+	[[Category:組み込み技術全般]] [[Category:プロセッサ]][[Category:ARM用語]] [[Category:FPGA]]

2009年1月28日 (水) 01:27 における Worker による編集

Worker — Wed, 28 Jan 2009 01:27:28 GMT

←前の版		2009年1月28日 (水) 01:27の版
4 行		4 行
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	----
		+	プログラム・コードと処理データを分離された記憶領域に置き，転送のためのバスやキャッシュもコードとデータで分離するアーキテクチャのことです．フォン・ノイマン・アーキテクチャと対比して使われます．もともとは，1944年に米国Harvard Universityが米国IBM社から購入したリレー計算機Mark.Ⅰの構造から名付けられたもので，特に新しいアーキテクチャというわけではありません．
		+	<br>
		+	<br>
		+	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
		+	<!-- 【著作権者】宮崎仁氏 -->
	<br>		<br>
	<br>		<br>

-	[[Category:組み込み技術全般]] [[Category:プロセッサ]]	+	[[Category:組み込み技術全般]] [[Category:プロセッサ]][[Category:ARM用語]]

Worker: 新しいページ: '　プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令...'

Worker — Tue, 27 Jan 2009 01:29:54 GMT

新しいページ: '　プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令...'

新規ページ

プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令アクセスとデータ・アクセスの競合が生じない．
<br>
<br>
【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．

<br>
<br>

[[Category:組み込み技術全般]] [[Category:プロセッサ]]

ハーバード・アーキテクチャ - 変更履歴

2009年2月23日 (月) 03:00 における Kumikomiadmin による編集

Kumikomiadmin: 1 版

2009年2月20日 (金) 07:25 における Kumikomiadmin による編集

2009年1月29日 (木) 01:21 における Worker による編集

2009年1月29日 (木) 01:21 における Worker による編集

2009年1月29日 (木) 01:20 における Worker による編集

2009年1月28日 (水) 01:27 における Worker による編集

Worker: 新しいページ: ' プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令...'

Worker: 新しいページ: '　プロセッサのバス・アーキテクチャの一構成．命令メモリとデータ・メモリを別々にもち，それぞれに対してバスをもつ．命令...'