http://mix.kumikomi.net/index.php?title=%E3%83%8E%E3%83%B3%E3%83%96%E3%83%AD%E3%83%83%E3%82%AD%E3%83%B3%E3%82%B0%E3%83%BB%E3%82%AD%E3%83%A3%E3%83%83%E3%82%B7%E3%83%A5&action=history このウィキのこのページに関する変更履歴 ja MediaWiki 1.13.2 Sun, 03 May 2026 10:12:57 GMT http://mix.kumikomi.net/index.php?title=%E3%83%8E%E3%83%B3%E3%83%96%E3%83%AD%E3%83%83%E3%82%AD%E3%83%B3%E3%82%B0%E3%83%BB%E3%82%AD%E3%83%A3%E3%83%83%E3%82%B7%E3%83%A5&diff=2857&oldid=prev <p>新しいページ: '　キャッシュ・メモリの構成法の一つ．PentiumPro以来，Intel社製のCPUに搭載された1次/2次キャッシュ・メモリでも採用されている．...'</p> <p><b>新規ページ</b></p><div>　キャッシュ・メモリの構成法の一つ．PentiumPro以来，Intel社製のCPUに搭載された1次/2次キャッシュ・メモリでも採用されている．キャッシュがミス・ヒットし，メイン・メモリとキャッシュ・メモリの間でデータの転送が行われている最中にも，CPUはキャッシュ・メモリにアクセスできる．これに対して，キャッシュ・ミス時にCPUがキャッシュ・メモリにアクセスできず，処理が停止してしまう方式をブロッキング・キャッシュと呼ぶ．このような事態は，パイプライン処理やスーパスカラ構造をもつCPUなら，命令およびデータのいずれでも起きる可能性がある．そこで，パイプラインの制御下にあり，既に読み出して実行可能な状態になった命令やオペランドがキャッシュにヒットする場合，キャッシュへのアクセスを許せば，キャッシュ・ミスによる実行停止のペナルティを大幅に軽減できる．Pentium II/III/4のノンブロッキング・キャッシュでは，キャッシュ・ミス中のキャッシュ・ヒットを最大で四つまで許容し，CPUからの継続的なアクセスが可能で，これはDIB（Dual Independent Bus）で実現した高等技術である．ただし，原理的にキャッシュ・ミス中にさらにキャッシュ・ミスが生じたときは，CPUが処理を継続できない．この場合でも，本来別々のキャッシュ・ミスとそれに伴なうメイン・メモリへのアクセスをまとめて行うため，わずかながらペナルティを軽減することができる．<br /> &lt;br&gt;<br /> &lt;br&gt;<br /> 【出典】Interface編集部 編；組み込み技術用語集，Interface 2007年8月号 別冊付録，CQ出版社，2007年8月．<br /> &lt;!-- 【著作権者】○○ ○○氏 --&gt;<br /> &lt;br&gt;<br /> &lt;br&gt;<br /> <br /> [[Category:組み込み技術全般]] [[Category:ハードウェア]]</div> Mon, 26 Jan 2009 08:18:33 GMT Worker http://mix.kumikomi.net/index.php/%E3%83%8E%E3%83%BC%E3%83%88:%E3%83%8E%E3%83%B3%E3%83%96%E3%83%AD%E3%83%83%E3%82%AD%E3%83%B3%E3%82%B0%E3%83%BB%E3%82%AD%E3%83%A3%E3%83%83%E3%82%B7%E3%83%A5