テクノロジ・マッピング - 変更履歴

Kumikomiadmin: 1 版

Kumikomiadmin — Fri, 13 Mar 2009 07:50:03 GMT

1 版

←前の版

2009年3月13日 (金) 07:50の版

2009年3月13日 (金) 07:40 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 13 Mar 2009 07:40:00 GMT

←前の版		2009年3月13日 (金) 07:40の版
7 行		7 行
	<br>		<br>
	【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．		【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
-		+	<!-- 【著作権者】西久保靖彦氏 -->
	<br>		<br>
	<br>		<br>

Kumikomiadmin: 1 版

Kumikomiadmin — Fri, 13 Mar 2009 07:38:46 GMT

1 版

←前の版

2009年3月13日 (金) 07:38の版

2009年3月13日 (金) 03:00 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 13 Mar 2009 03:00:01 GMT

新規ページ

テクノロジ・マッピング【Technology Mapping】
 
 
　ゲート・レベルのネットリスト（論理ゲート，基本セルなど）を，特定の半導体製造技術のライブラリ（マクロセルなど）に割り当てていくこと．たとえば「A＊B」という記述に対して，実際の製造に使用するANDゲートを割り当てる．ゲートアレイ用ライブラリを用いればゲートアレイに，スタンダード・セル用ライブラリを用いればスタンダード・セルになる．
　テクノロジ・マッピングによって，LSIの製造に利用する最終的なネットリストが作成される．テクノロジ・マッピングを行う際の制約条件として，面積，性能（動作速度），消費電力などがある．
 
 
【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．

 
 
== 関連項目 ==
* [[ゲートアレイ]]
* [[スタンダード・セル]]

[[Category:組み込み技術全般]] [[Category:LSI]]