Worker: 新しいページ: 'タイミング検証（タイミングけんしょう）【Timing Verification】　ターゲット・デバイスに実装する設計データが，タイミング・バ...'

Worker — Thu, 29 Jan 2009 00:52:45 GMT

新しいページ: 'タイミング検証（タイミングけんしょう）【Timing Verification】　ターゲット・デバイスに実装する設計データが，タイミング・バ...'

新規ページ

タイミング検証（タイミングけんしょう）【Timing Verification】

　ターゲット・デバイスに実装する設計データが，タイミング・バジェットによって見積もった遅延の条件を満たしているかどうかを検証することをいいます．設計者は，設計ツールのタイミング・レポートを参照することで検証作業を進めます．例えばAltera社の場合，TimeQuestというSDC（Synopsys Design Constraints）ベースの静的タイミング解析ツールをQuartus IIと共に提供しています．
<br>
<br>
【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．

<br>
<br>

[[Category:組み込み技術全般]] [[Category:FPGA]]

タイミング検証 - 変更履歴

Worker: 新しいページ: 'タイミング検証（タイミングけんしょう） 【Timing Verification】 ターゲット・デバイスに実装する設計データが，タイミング・バ...'

Worker: 新しいページ: 'タイミング検証（タイミングけんしょう）【Timing Verification】　ターゲット・デバイスに実装する設計データが，タイミング・バ...'