Worker: 新しいページ: 'ソフト・マクロ【Soft Macro】　FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計デー...'

Worker — Tue, 27 Jan 2009 07:58:08 GMT

新しいページ: 'ソフト・マクロ【Soft Macro】　FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計デー...'

新規ページ

ソフト・マクロ【Soft Macro】

　FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計データをいいます．一般にIP（Intellectual Property）コアとも呼ばれ，HDLやネットリストの形式で提供されます．FPGA/PLDの物理的なレイアウト構造に依存しないケースが多く，空き領域があれば実装できることから，“ソフト”マクロと呼ばれています．
<br>
<br>
【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．

<br>
<br>

== 関連項目 ==
* [[ハード・マクロ]]

[[Category:組み込み技術全般]] [[Category:FPGA]]

ソフト・マクロ - 変更履歴

Worker: 新しいページ: 'ソフト・マクロ 【Soft Macro】 FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計デー...'

Worker: 新しいページ: 'ソフト・マクロ【Soft Macro】　FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計デー...'