スタンダード・セル - 変更履歴

2009年3月16日 (月) 06:51 における Worker による編集

Worker — Mon, 16 Mar 2009 06:51:18 GMT

←前の版		2009年3月16日 (月) 06:51の版
4 行		4 行
	本来の意味は，あらかじめ半導体メーカが用意した標準的な機能ブロックのこと．しかし，こうした標準的な機能ブロック（スタンダード・セル）を用いて設計されたASICもスタンダード・セルと呼ばれている．		本来の意味は，あらかじめ半導体メーカが用意した標準的な機能ブロックのこと．しかし，こうした標準的な機能ブロック（スタンダード・セル）を用いて設計されたASICもスタンダード・セルと呼ばれている．
	スタンダード・セルは，ゲートアレイと並ぶ代表的なASICである．ゲートアレイでは配線のみ顧客の要求に合わせて製作するのに対して，スタンダード・セルではセル配置と配線の両方を顧客の要求に合わせる．そのため，ゲートアレイと比較すると設計期間が長く，製造コストも割高になる．ただし，性能やチップ面積などの点で，ゲートアレイよりも最適化しやすい．		スタンダード・セルは，ゲートアレイと並ぶ代表的なASICである．ゲートアレイでは配線のみ顧客の要求に合わせて製作するのに対して，スタンダード・セルではセル配置と配線の両方を顧客の要求に合わせる．そのため，ゲートアレイと比較すると設計期間が長く，製造コストも割高になる．ただし，性能やチップ面積などの点で，ゲートアレイよりも最適化しやすい．
		+	<br>
		+	<br>
		+	<br>
		+	<center>
		+	[[画像:lsi_f37.gif]]<br>
		+	<br>
		+	'''図　スタンダード・セル'''
		+	</center>
	<br>		<br>
	<br>		<br>

Kumikomiadmin: 1 版

Kumikomiadmin — Fri, 13 Mar 2009 07:50:01 GMT

1 版

←前の版

2009年3月13日 (金) 07:50の版

2009年3月13日 (金) 07:40 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 13 Mar 2009 07:40:00 GMT

←前の版		2009年3月13日 (金) 07:40の版
7 行		7 行
	<br>		<br>
	【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．		【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
-		+	<!-- 【著作権者】西久保靖彦氏 -->
	<br>		<br>
	<br>		<br>

Kumikomiadmin: 1 版

Kumikomiadmin — Fri, 13 Mar 2009 07:38:44 GMT

1 版

←前の版

2009年3月13日 (金) 07:38の版

2009年3月13日 (金) 03:00 における Kumikomiadmin による編集

Kumikomiadmin — Fri, 13 Mar 2009 03:00:01 GMT

新規ページ

スタンダード・セル【Standard Cell】
 
 
　本来の意味は，あらかじめ半導体メーカが用意した標準的な機能ブロックのこと．しかし，こうした標準的な機能ブロック（スタンダード・セル）を用いて設計されたASICもスタンダード・セルと呼ばれている．
　スタンダード・セルは，ゲートアレイと並ぶ代表的なASICである．ゲートアレイでは配線のみ顧客の要求に合わせて製作するのに対して，スタンダード・セルではセル配置と配線の両方を顧客の要求に合わせる．そのため，ゲートアレイと比較すると設計期間が長く，製造コストも割高になる．ただし，性能やチップ面積などの点で，ゲートアレイよりも最適化しやすい．
 
 
【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．

 
 
== 関連項目 ==
* [[セル・ベースIC]]

[[Category:組み込み技術全般]] [[Category:LSI]]