PLL - 変更履歴

2009年3月16日 (月) 07:59 における Worker による編集

2009-03-16T07:59:58Z

←前の版		2009年3月16日 (月) 07:59の版
23 行		23 行
	PLLのアプリケーションとしては，周波数シンセサイザ，アクティブ・フィルタ，倍周回路（逓倍クロック回路），周波数/位相変調された信号の復調などがある．LSIの動作周波数の上昇にともない，最近では，クロック・スキューを抑えるためにPLL技術を利用するようになってきた．PLLの基本動作は，以下のとおりである．すなわち，①位相比較器が入力信号とVCO出力信号の位相差を検出する，②ローパス・フィルタが回路応答特性を決定し，不要雑音を除去する，③出力周波数/位相と入力信号の周波数/位相が一致するように，VCOで制御する．		PLLのアプリケーションとしては，周波数シンセサイザ，アクティブ・フィルタ，倍周回路（逓倍クロック回路），周波数/位相変調された信号の復調などがある．LSIの動作周波数の上昇にともない，最近では，クロック・スキューを抑えるためにPLL技術を利用するようになってきた．PLLの基本動作は，以下のとおりである．すなわち，①位相比較器が入力信号とVCO出力信号の位相差を検出する，②ローパス・フィルタが回路応答特性を決定し，不要雑音を除去する，③出力周波数/位相と入力信号の周波数/位相が一致するように，VCOで制御する．
	最近ではPLLのディジタル化も進んでいる．ディジタルPLLは回路構成によって以下の2種類に分類できる．①ゲート，レジスタ，カウンタなどの論理回路で構成したPLL，②入力信号をA-D変換によってディジタル化し，DSPによってアルゴリズム的に演算処理するPLLの2種類である．		最近ではPLLのディジタル化も進んでいる．ディジタルPLLは回路構成によって以下の2種類に分類できる．①ゲート，レジスタ，カウンタなどの論理回路で構成したPLL，②入力信号をA-D変換によってディジタル化し，DSPによってアルゴリズム的に演算処理するPLLの2種類である．
		+	<br>
		+	<br>
		+	<br>
		+	<center>
		+	[[画像:lsi_f112.gif]]<br>
		+	<br>
		+	'''図　PLLの構成'''
		+	</center>
	<br>		<br>
	<br>		<br>

2009年3月16日 (月) 05:27 における Worker による編集

2009-03-16T05:27:30Z

←前の版		2009年3月16日 (月) 05:27の版
19 行		19 行
	【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．		【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	----
		+	位相比較器，ローパス・フィルタ（LPF），電圧制御発振器（VCO：Voltage Controlled Oscillator）の3要素で構成されたフィードバック制御回路．入力周波数とVCOの発振周波数を位相比較して，つねに出力周波数が入力周波数と一致するように動作する．
		+	PLLのアプリケーションとしては，周波数シンセサイザ，アクティブ・フィルタ，倍周回路（逓倍クロック回路），周波数/位相変調された信号の復調などがある．LSIの動作周波数の上昇にともない，最近では，クロック・スキューを抑えるためにPLL技術を利用するようになってきた．PLLの基本動作は，以下のとおりである．すなわち，①位相比較器が入力信号とVCO出力信号の位相差を検出する，②ローパス・フィルタが回路応答特性を決定し，不要雑音を除去する，③出力周波数/位相と入力信号の周波数/位相が一致するように，VCOで制御する．
		+	最近ではPLLのディジタル化も進んでいる．ディジタルPLLは回路構成によって以下の2種類に分類できる．①ゲート，レジスタ，カウンタなどの論理回路で構成したPLL，②入力信号をA-D変換によってディジタル化し，DSPによってアルゴリズム的に演算処理するPLLの2種類である．
	<br>		<br>
	<br>		<br>
		+	【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
		+	<!-- 【著作権者】西久保靖彦氏 -->
		+	<br>
		+	<br>
		+	== 関連項目 ==
		+	* [[逓倍回路]]
		+	* [[電圧制御発振器]]

-	[[Category:組み込み技術全般]] [[Category:ハードウェア]][[Category:ARM用語]] [[Category:FPGA]]	+	[[Category:組み込み技術全般]] [[Category:ハードウェア]][[Category:ARM用語]] [[Category:FPGA]] [[Category:LSI]]

2009年2月23日 (月) 03:00 における Kumikomiadmin による編集

2009-02-23T03:00:00Z

←前の版

2009年2月23日 (月) 03:00の版

Kumikomiadmin: 1 版

2009-02-23T02:37:13Z

1 版

←前の版

2009年2月23日 (月) 02:37の版

2009年2月20日 (金) 06:54 における Kumikomiadmin による編集

2009-02-20T06:54:05Z

←前の版		2009年2月20日 (金) 06:54の版
2 行		2 行
	<br>		<br>
	<br>		<br>
-	１．負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．	+	負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．
	<br>		<br>
	<br>		<br>
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
-	~~<br>~~
-	~~<br>~~
	----		----
		+	位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．
	<br>		<br>
-	２．位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．
	<br>		<br>
-	~~<br>~~	+	【出典】宮崎仁；ARM用語集，デザインウェーブマガジン 2008年6月号別冊付録，CQ出版社，2008年6月．
-	~~【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．~~	+
	<!-- 【著作権者】宮崎仁氏 -->		<!-- 【著作権者】宮崎仁氏 -->
-	~~<br>~~
-	~~<br>~~
	----		----
-	~~<br>~~	+	位相同期回路と訳されます．入力信号と出力信号の周波数，位相を合わせる回路で，入力信号の整数倍の周波数を出力する場合にも使用します．
-	３．位相同期回路と訳されます．入力信号と出力信号の周波数，位相を合わせる回路で，入力信号の整数倍の周波数を出力する場合にも使用します．	+
	<br>		<br>
	<br>		<br>

2009年1月27日 (火) 06:24 における Worker による編集

2009-01-27T06:24:26Z

←前の版		2009年1月27日 (火) 06:24の版
2 行		2 行
	<br>		<br>
	<br>		<br>
-	負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．	+	１．負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．
	<br>		<br>
	<br>		<br>
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	<br>
		+	<br>
	----		----
-	位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．	+	<br>
		+	２．位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．
	<br>		<br>
	<br>		<br>
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】宮崎仁氏 -->		<!-- 【著作権者】宮崎仁氏 -->
		+	<br>
		+	<br>
		+	----
		+	<br>
		+	３．位相同期回路と訳されます．入力信号と出力信号の周波数，位相を合わせる回路で，入力信号の整数倍の周波数を出力する場合にも使用します．
		+	<br>
		+	<br>
		+	【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．
		+	<!-- 【著作権者】○○ ○○氏 -->
	<br>		<br>
	<br>		<br>

-	[[Category:組み込み技術全般]] [[Category:ハードウェア]][[Category:ARM用語]]	+	[[Category:組み込み技術全般]] [[Category:ハードウェア]][[Category:ARM用語]] [[Category:FPGA]]

2009年1月23日 (金) 06:30 における Worker による編集

2009-01-23T06:30:08Z

←前の版		2009年1月23日 (金) 06:30の版
8 行		8 行
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
	----		----
-	位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．	+	位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．
	<br>		<br>
	<br>		<br>

2009年1月23日 (金) 06:29 における Worker による編集

2009-01-23T06:29:41Z

←前の版		2009年1月23日 (金) 06:29の版
1 行		1 行
	PLL（Phase Lock Loop）		PLL（Phase Lock Loop）
-		+	<br>
		+	<br>
	負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．		負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．
	<br>		<br>
6 行		7 行
	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．		【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	----
		+	位相同期ループの略です．入力信号と同じ周波数，位相の信号を発生させる発振回路です．周波数逓倍器や分周器と組み合わせて，基準周波数と同期したさまざまな周波数を発生できます．また，無線信号やシリアル・データを安定して受信できます．
		+	<br>
		+	<br>
		+	【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．
		+	<!-- 【著作権者】宮崎仁氏 -->
	<br>		<br>
	<br>		<br>

-	[[Category:組み込み技術全般]] [[Category:ハードウェア]]	+	[[Category:組み込み技術全般]] [[Category:ハードウェア]][[Category:ARM用語]]

S hira: 新しいページ: 'PLL（Phase Lock Loop）　負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための...'

2008-12-25T06:10:13Z

新しいページ: 'PLL（Phase Lock Loop）　負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための...'

新規ページ

PLL（Phase Lock Loop）

　負帰還回路によって周波数および位相を基準信号もしくは所望の信号と同一に安定化させた信号を得るための回路の一つ．主に同期検波のために使用され，発振器や位相比較器，乗算器，ループ・フィルタなどから構成される．
<br>
<br>
【出典】Interface編集部編；組み込み技術用語集，Interface 2007年8月号別冊付録，CQ出版社，2007年8月．

<br>
<br>

[[Category:組み込み技術全般]] [[Category:ハードウェア]]