IP - 変更履歴

2009年3月16日 (月) 07:51 における Worker による編集

2009-03-16T07:51:58Z

←前の版		2009年3月16日 (月) 07:51の版
10 行		10 行
	本来の意味は，特許や著作権などの知的財産権．半導体業界ではLSIを構成するために必要な機能ブロック（メガセルやマクロセル），およびLSIと組み合わせて使うソフトウェア部品（ドライバ・ソフトウェアやファームウェア）などをIPと呼んでいる．		本来の意味は，特許や著作権などの知的財産権．半導体業界ではLSIを構成するために必要な機能ブロック（メガセルやマクロセル），およびLSIと組み合わせて使うソフトウェア部品（ドライバ・ソフトウェアやファームウェア）などをIPと呼んでいる．
	実体は，従来からある機能ブロックやソフトウェア部品と異なるわけではない．しかし，IPと呼ぶようになったのには理由がある．マクロセルやメガセルなどが半導体メーカの社内だけでなく，社外でも流通するようになり，開発元が知的財産権を主張する必要が出てきた．IPは，記述のレベルによって3種類に分類される．すなわち，①ソフトIP（動作レベルやRTLのHDL記述，ゲート・レベルのネットリストなど），②ファームIP（ゲート・レベルのネットリストに，配置情報やプロセス条件などを付加したマクロセル情報），③ハードIP（寸法，タイミングなどが規定された，プロセス技術にリンクしたマスク・データ）の3種類である．		実体は，従来からある機能ブロックやソフトウェア部品と異なるわけではない．しかし，IPと呼ぶようになったのには理由がある．マクロセルやメガセルなどが半導体メーカの社内だけでなく，社外でも流通するようになり，開発元が知的財産権を主張する必要が出てきた．IPは，記述のレベルによって3種類に分類される．すなわち，①ソフトIP（動作レベルやRTLのHDL記述，ゲート・レベルのネットリストなど），②ファームIP（ゲート・レベルのネットリストに，配置情報やプロセス条件などを付加したマクロセル情報），③ハードIP（寸法，タイミングなどが規定された，プロセス技術にリンクしたマスク・データ）の3種類である．
		+	<br>
		+	<br>
		+	<br>
		+	<center>
		+	[[画像:lsi_f103.gif]]<br>
		+	<br>
		+	'''図　IPの分類'''
		+	</center>
	<br>		<br>
	<br>		<br>

2009年3月16日 (月) 05:17 における Worker による編集

2009-03-16T05:17:35Z

←前の版		2009年3月16日 (月) 05:17の版
7 行		7 行
	【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．		【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．
	<!-- 【著作権者】○○ ○○氏 -->		<!-- 【著作権者】○○ ○○氏 -->
		+	----
		+	本来の意味は，特許や著作権などの知的財産権．半導体業界ではLSIを構成するために必要な機能ブロック（メガセルやマクロセル），およびLSIと組み合わせて使うソフトウェア部品（ドライバ・ソフトウェアやファームウェア）などをIPと呼んでいる．
		+	実体は，従来からある機能ブロックやソフトウェア部品と異なるわけではない．しかし，IPと呼ぶようになったのには理由がある．マクロセルやメガセルなどが半導体メーカの社内だけでなく，社外でも流通するようになり，開発元が知的財産権を主張する必要が出てきた．IPは，記述のレベルによって3種類に分類される．すなわち，①ソフトIP（動作レベルやRTLのHDL記述，ゲート・レベルのネットリストなど），②ファームIP（ゲート・レベルのネットリストに，配置情報やプロセス条件などを付加したマクロセル情報），③ハードIP（寸法，タイミングなどが規定された，プロセス技術にリンクしたマスク・データ）の3種類である．
		+	<br>
		+	<br>
		+	【出典】西久保靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
		+	<!-- 【著作権者】西久保靖彦氏 -->
	<br>		<br>
	<br>		<br>
13 行		20 行
	* [http://www.opencores.org/ opencores]		* [http://www.opencores.org/ opencores]

-	[[Category:組み込み技術全般]] [[Category:FPGA]]	+	[[Category:組み込み技術全般]] [[Category:FPGA]] [[Category:LSI]]

Worker: 新しいページ: 'IP 【Intellectual Property】　FPGAやASICなどの開発では，よく使用される回路ブロックがあらかじめ用意されており，この回路ブロック...'

2009-01-27T05:55:25Z

新しいページ: 'IP 【Intellectual Property】　FPGAやASICなどの開発では，よく使用される回路ブロックがあらかじめ用意されており，この回路ブロック...'

新規ページ

IP 【Intellectual Property】

　FPGAやASICなどの開発では，よく使用される回路ブロックがあらかじめ用意されており，この回路ブロックを使用することで設計やデバッグを容易に行えます．この回路ブロックはIPコアと呼ばれ，無償・有償のさまざまなIPコアが存在しています．IPコアはソフトウェア開発におけるライブラリに相当します．IPコアには，PCI，PCI Express，USBなどのインターフェースに関するものや，メモリ・コントローラ，CPUコアなどが存在します．LSI設計にハードウェア記述言語が使われ始めたころから，設計資産の再利用性を高めるためにこのような試みが行われてきました．最近では，IPコアをオープン・ソースとして公開するホームページ（http://www.opencores.org/）
なども存在します．
<br>
<br>
【出典】（株）アルティマ技術統括部一同，下馬場朋禄，山際伸一，横溝憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号別冊付録，CQ出版社，2008年12月．

<br>
<br>

== 関連リンク ==
* [http://www.opencores.org/ opencores]

[[Category:組み込み技術全般]] [[Category:FPGA]]

IP - 変更履歴

2009年3月16日 (月) 07:51 における Worker による編集

2009年3月16日 (月) 05:17 における Worker による編集

Worker: 新しいページ: 'IP 【Intellectual Property】 FPGAやASICなどの開発では，よく使用される回路ブロックがあらかじめ用意されており，この回路ブロック...'

Worker: 新しいページ: 'IP 【Intellectual Property】　FPGAやASICなどの開発では，よく使用される回路ブロックがあらかじめ用意されており，この回路ブロック...'