ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

ワイヤードOR【Wired OR】 　複数の出力信号を結線して作るOR論理をワイヤードORと呼びます（'''図'''）．出力値が“L”またはハイ・インピーダンス（Hi-z）になるオープン・コレクタ出力などを複数結線してプルアップ抵抗を接続すると，負論理のORとなります．動作速度は遅いので注意が必要です． <br> <br> <br> <center> [[画像:fpga_f51.gif]]<br> <br> '''図　ワイヤードOR''' </center> <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> [[Category:組み込み技術全般|ワイヤトOR]] [[Category:FPGA|ワイヤトOR]]

ワイヤードOR に戻る。