ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

レイアウト制約【Limitation for Layout】 <br> <br> 　LSI製造工程のプロセス技術に基づくレイアウト上の制約．配線の最小線幅や最小間隔といった幾何的な設計ルールが定められている． 　LSI設計では，電気的特性（消費電力や動作速度など）を満足させることと，製造歩留まり（露光工程，エッチング工程，成膜工程などの歩留まり）を向上させることを目的に，きめ細かい設計ルール（各層の厚さや層間の間隔など）を定めている．なお，たんに「設計ルール」と言った場合，ゲート長の寸法を表す（最近はマスク長と実効チャネル長の両方が使われている）．「設計ルールが0.18ミクロン」と言えば，そのプロセスの最小ゲート長が0.18μmであることを示している． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> [[Category:組み込み技術全般]] [[Category:LSI]]

レイアウト制約 に戻る。