ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

タイミング解析【Timing Analysis】 <br> <br> 　論理回路の誤動作につながるタイミング・エラーの原因（クロック・スキュー，グリッチ・ノイズ，レーシングなど）を追求する作業．たとえば大規模LSIの設計では，回路素子の遅延よりも配線遅延の影響が大きくなり，タイミングによる誤動作を生じやすくなる． 　大規模LSI設計のタイミング解析手法には，動的タイミング解析と静的タイミング解析がある．前者は論理シミュレータを使用する．シミュレーション・パターンを用意する必要がある．後者は静的タイミング解析ツールを使用する．すべての論理パスについて回路素子や配線の信号遅延時間を積算し，回路入力信号のセットアップ/ホールド時間などのタイミング・マージンをチェックする．シミュレーション・パターンを用意する必要はない． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> == 関連項目 == * [[グリッチ・ノイズ]] * [[クロック・スキュー]] * [[静的タイミング解析ツール]] * [[タイミング・マージン]] * [[レーシング]] [[Category:組み込み技術全般]] [[Category:LSI]]

タイミング解析 に戻る。