ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

タイミング・バジェット 【Timing Budget】 　設計の際のタイミング制約を示す言葉の一つで，許容できる処理時間のことをいいます．例えば入力データのセットアップ時間を5nsとしてタイミング・バジェットを見積もった場合，フィッティング後が3nsならば，2nsの余裕がある，と解析することが出来ます． <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> <br> <br> [[Category:組み込み技術全般]] [[Category:FPGA]]

タイミング・バジェット に戻る。