ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

ソフト・マクロ 【Soft Macro】 　FPGA/PLDに搭載されている基本ゲートの機能を使って組み上げた回路ブロック（マクロ）の設計データをいいます．一般にIP（Intellectual Property）コアとも呼ばれ，HDLやネットリストの形式で提供されます．FPGA/PLDの物理的なレイアウト構造に依存しないケースが多く，空き領域があれば実装できることから，“ソフト”マクロと呼ばれています． <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> <br> <br> == 関連項目 == * [[ハード・マクロ]] [[Category:組み込み技術全般]] [[Category:FPGA]]

ソフト・マクロ に戻る。