ソースを表示

SOG（Sea of Gate）
<br>
<br>
　チップ全体に基本ゲートを敷き詰めたチャネルレス型のゲートアレイ．SOGが登場する以前のゲートアレイは，基本セル領域（トランジスタ構成部）とチャネル領域（配線部）が明確に分離していた．
　SOGでは，マスタ・チップ上において，基本セル領域とチャネル領域の区別がない．そのため，配置配線工程でいくつかの基本セルを配線領域としたり，多層配線プロセス（メタル3～5層）を用いることによって，基本セルの上部を配線が通過できる．チップの空き領域が少なくなり，集積度を上げることができる．さらに，ROM/RAMなどのブロックもセル領域に効率よく配置できる．
<br>
<br>
<br>
<center>
[[画像:lsi_f.gif]]<br>
<br>
'''図　SOG'''
</center>
<br>
<br>
【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月．
<!-- 【著作権者】西久保 靖彦氏 -->
<br>
<br>
== 関連項目 ==
* [[ゲートアレイ]]

[[Category:組み込み技術全般]] [[Category:LSI]]