ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

ラッチアップ【Latch-up】 <br> <br> 　CMOS LSIなどに特定の電圧を印加した状態で，寄生サイリスタ（寄生トランジスタが組み合わさった構造）などが導通し，電源端子間に大電流が流れ続けることがある．このときLSIを破壊したり，回路動作を不能にする現象をラッチアップと呼ぶ．微細なプロセス技術によって形成したCMOS構造は，ラッチアップが発生しやすい．レイアウトやプロセス技術（たとえば，SOI基板，エピタキシャル・ウェハの採用など）に注意する必要がある． <br> <br> <br> <center> [[画像:lsi_f79.gif]]<br> <br> '''図　CMOS構造におけるラッチアップ現象''' </center> <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> == 関連項目 == * [[SOI]] [[Category:組み込み技術全般]] [[Category:LSI]]

ラッチアップ に戻る。