ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

論理合成ツール【Logic Synthesis Tool】 <br> <br> 　RTLの設計データ（ハードウェア記述言語，論理式，真理値表など）を入力して，ゲート・レベルの論理回路（ネットリスト）を出力するソフトウェア． 　内部では論理圧縮（Logic Minimization），因数化（Factoring），平坦化（Flatten）などの操作を繰り返し，論理を最適化している． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> [[Category:組み込み技術全般]] [[Category:LSI]]

論理合成ツール に戻る。