ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

タイミング・スラック【Timing Slack】 <br> <br> 　回路設計における，各信号のタイミングの余裕値． 　論理合成，タイミング・ドリブン設計，静的タイミング解析などでは，タイミング制約に対する余裕値を計算することが多い．その値が正であればタイミング制約に対して余裕があることを示し，その値が負であればタイミング制約を割り込んでいることになる． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> == 関連項目 == * [[タイミング解析]] [[Category:組み込み技術全般]] [[Category:LSI]]

タイミング・スラック に戻る。