ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

形式的検証【Formal Verification】 <br> <br> ゲーテッド・クロック（Gated Clock） 　クロック信号の供給をコントロールする回路．クロック入力部に，別の制御信号を入力したゲート回路（たとえばANDやOR）を挿入する． 　ゲーテッド・クロックを使用すると，同期式の論理回路において，クロック信号を必要な箇所に，必要な期間だけ供給できる．消費電力の低減を期待できる． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <!-- 【著作権者】西久保 靖彦氏 --> <br> <br> == 関連項目 == * [[フォーマル・ベリファイア]] [[Category:組み込み技術全般]] [[Category:LSI]]

形式的検証 に戻る。