ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

テクノロジ・マッピング【Technology Mapping】 <br> <br> 　ゲート・レベルのネットリスト（論理ゲート，基本セルなど）を，特定の半導体製造技術のライブラリ（マクロセルなど）に割り当てていくこと．たとえば「A＊B」という記述に対して，実際の製造に使用するANDゲートを割り当てる．ゲートアレイ用ライブラリを用いればゲートアレイに，スタンダード・セル用ライブラリを用いればスタンダード・セルになる． 　テクノロジ・マッピングによって，LSIの製造に利用する最終的なネットリストが作成される．テクノロジ・マッピングを行う際の制約条件として，面積，性能（動作速度），消費電力などがある． <br> <br> 【出典】西久保 靖彦；基本システムLSI用語辞典，CQ出版社，2000年5月． <br> <br> == 関連項目 == * [[ゲートアレイ]] * [[スタンダード・セル]] [[Category:組み込み技術全般]] [[Category:LSI]]

テクノロジ・マッピング に戻る。