ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

クロック/データ・リカバリ 【Clock/Data Recovery】 　クロック/データ・リカバリとは，受信側でデータ信号のエッジ（信号遷移）を検出し，内部のリファレンス・クロックの位相を調整することで，クロックやデータのタイミング情報を再生することをいいます（'''図'''）．位相を調整することで，受信データやクロックの間のスキューを少なくすることができます． <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> <br> <br> <br> <center> [[画像:fpga_f22.gif]]<br> <br> '''図　クロック/データ・リカバリ・ユニットの構成例''' </center> [[Category:組み込み技術全般|クロックテタリカハリ]] [[Category:FPGA|クロックテタリカハリ]]

クロック/データ・リカバリ に戻る。