ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

バウンダリ・スキャン・テスト 【Boundary Scan Test】 　テスト時に回路内部のレジスタをシフト・レジスタになるように接続し，この回路を利用してボードの接続テストなどを行う手法です．テスト・データはこのシフト・レジスタへシリアルに入力します．回路の振る舞いも，シフト・レジスタからシリアルにデータを取り出してチェックします．JTAGは，ボード・テストのためにIEEEで標準化されたバウンダリ・スキャン・テストの規格（IEEE 1149.1）です． <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> <br> <br> == 関連項目 == * [[JTAG]] [[Category:組み込み技術全般|ハウンタリスキャンテスト]] [[Category:FPGA|ハウンタリスキャンテスト]]

バウンダリ・スキャン・テスト に戻る。