ソースを表示

出典: くみこみックス

以下に示された理由により ページの編集 を行うことができません:

以下にソースを表示しています:

マクロセル 【Macrocell】 　一般には，複数の基本回路のセルを組み合わせて構成した規模の大きいセルをマクロセルと呼びます．従来のCPLDの場合は，それを構成する基本論理ブロックをマクロセルと呼んでいます．CPLDのマクロセルはプログラマブルなANDと固定ORの論理アレイ，およびコンフィグレーション可能なレジスタを備えています（図47）．論理アレイは，ANDとORを組み合わせて論理回路を構成します．レジスタについては，クロックやクロック・イネーブル，プリセット，クリアを個別に設定できます．マクロセルの構成はPLD開発ツールが自動的に設定するため，ユーザがマクロセルの構造を意識する必要はありません．Altera社のMAX II CPLDはマクロセルではなく，LUT方式を採用しています． <br> <br> 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． <!-- 【著作権者】○○ ○○氏 --> <br> <br> [[Category:組み込み技術全般]] [[Category:FPGA]]

マクロセル に戻る。